전체 글14 [설계] A Fully Integrated FVF Low-Dropout Regulator Achieving Fast Transient Response for SoC Voltage regulators have been widely used in power management solutions to supply multiple blocks in portable devices. Among the regulators, low-dropout regulators (LDO) is well-known for its fast response, supply ripple rejection, and simple implementation. Conventional LDOs typically utilize an off-chip output capacitor in the µF range to stabilize the system. However, in fully-integrated LDO w.. 2024. 6. 11. [설계] Fully Differential Op Amp + CMFB 90nm cmos pdk 사용, VDD = 1.5V Op Amp 설계에는 저전력으로 큰 이득을 얻을 수 있는 Folded Cascode 구조를 사용하였습니다. 필요한 바이어스 전압이 총 4개이므로 Bias generator를 먼저 설계하였습니다. Bandgap reference를 통해 들어올 이상적인 전류원을 10uA로 설정하고 current mirror를 이용하여 Op Amp에 필요한 바이어스 전압을 생성하였습니다. Length의 경우, channel length modulation을 고려하여 500nm이상 사용하는 것이 좋습니다. Bias generator를 통해 필요한 바이어스 전압(VB1, VB2, VB3, VB4)를 잘 만들어 두면, Op Amp에 사용할 전류도 설계자가 원하는 만큼 복사하여 .. 2024. 6. 3. [설계] 9bit SAR(Successive Approximation Register) ADC SAR(Successive Approximation Register) Analog to Digital Converter는 SAR Logic을 이용하여 'Binary search algorithm'을 통해 아날로그 신호를 디지털 신호로 변환합니다. 먼저 SAR Logic은 최상위 비트(MSB)를 1로 설정하고 나머지 비트를 0으로 초기화 합니다. 예컨대, 9비트 ADC의 경우 초기값은 1000_00000 입니다. 그리고 이 초기값을 DAC의 입력으로 보내서 비교할 아날로그 신호를 생성합니다. 이때 생성된 DAC 출력과 샘플링된 입력 아날로그 신호를 Comparator에서 비교합니다. 만약 DAC 출력이 입력 아날로그 신호보다 크면, Comparator는 0을 출력하고 SAR는 현재비트를 0으로 설정합니다... 2024. 6. 1. [설계] 10bit Charge scaling DAC Digital to Analog Converter(DAC)는 N 비트의 디지털 신호를 입력으로 받으면 입력 값에 해당하는 만큼 DAC의 기준전압 Vref 의 일정 비율로 변환되어 아날로그 전압을 생성하는 회로 입니다. 사용 범위에 따라 다양한 종류의 DAC가 있지만, SAR(Successive Approximation Register) ADC의 구성 블록 중 하나로 사용되는 Charge scaling DAC를 설계하였습니다. 동작을 간단히 설명드리면, Digital input(b3, b2, b1, b0)이 있고, 스위치는 입력이 1일때 Vref 로 연결하고 입력이 0일때 gnd로 연결됩니다. 예컨대, 1001 이 입력으로 들어가는 경우 스위치는 위 그림과 같이 연결됩니다. 그리고 이를 다시 등가회로로 표.. 2024. 5. 25. [Cadence] 2-stage OP AMP design VDD = 1.8V, VB = 1.25V 사용Length를 약 1um~2um 정도 사용(channel length modulation 최소화)CS stage의 nmos의 Width는 두배로 설정(DC offset 감소) symbol 안으로 들어가기: ctrl + E 빠져나오기: shift + E 1. Test Bench 설계 2. simulation setup 1. DC Analysis 2. AC analysis 항상 schemetic 창에서 저장후, simulation 실행 result → Direct plot → main form 들어가면 다음과 같은 창이 뜨는데 dB20을 선택하고 회로도에 노드를 클릭하면 magnitude plot이 생성됩니다. 다시 Phase선택 후 노드 클릭하면 Phase.. 2024. 4. 4. CMOS Comparator Comparator는 '1 bit ADC'라고도 불리는데 아날로그 input을 서로 비교하여 High(VDD) 또는 Low(0)을 출력하는 회로입니다. OP AMP와 유사하지만 비교만 하는 용도로 사용되기 때문에 feedback loop에 따른 frequency compensation등의 작업이 필요로 하지 않습니다. 또한 gain이 non-linear 해도 상관없습니다. comparator는 빠른 증폭을 통한 빠른 비교가 목적입니다. 1. High gain 2. low offset (offset은 판정오류를 일으키므로 작을수록 좋다) 3. delay↓ high speed Comparator는 Preamp 와 Latch로 이루어진 2-stage 구조 입니다. 1. Pre amp 의 경우 pmos load.. 2024. 3. 25. 이전 1 2 3 다음
